对於AI等资料密集型的应用而言，资料传输是当前主要的效能瓶颈之一，同时也促使业界持续导入频宽更大的介面技术，如PCIe 6.0与CXL 3.1。为满足高效能运算(HPC)系统对频宽的渴求，超微(AMD)日前推出业界第一款可支援PCIe 6.0与CXL 3.1的第二代Versal Premium FPGA。

第二代AMD Versal Premium系列助力快速连接、更高效率的资料移转并释放更多记忆体

超微资深副总裁暨自行调适与嵌入式运算事业群总经理Salil Raje表示，系统架构师持续寻找在更小的空间内装入更多资料，并在系统各部分之间更有效率地移转资料。第二代Versal产品组合的最新成员可帮助客户提升整体系统吞吐量和记忆体资源利用率，以实现更高效能。该系列元件可支援业界最新的CXL 3.1和PCIe 6.0介面，实现领先业界的高频宽主机CPU至加速器的连接。与支援PCIe Gen4或Gen5的FPGA相比，PCIe Gen6提供2至4倍的频宽，而基於PCIe 6.0的CXL 3.1，则可在相似延迟的前提下，提供比CXL 2.1元件多一倍的频宽，并支援更强大的结构(Fabric)和一致性功能。

此外，将第二代Versal Premium系列搭配超微的EPYC CPU，系统架构师可以用最新的CXL 3.1与PCIe 6.0介面连接CPU与FPGA，进一步对资料密集型应用进行加速，满足快速的资料成长需求。CXL还带来记忆体一致性的额外好处，有助於实现真正的异质(Heterogeneous)加速运算。

增加记忆体频宽与利用率

第二代Versal Premium系列自行调适SoC能支援最快速度达到8533Mb/s的LPDDR5记忆体，实现更快速的资料传输和即时反应。与采用LPDDR4/5记忆体的同类型元件相比，此超高速的增强型DDR记忆体可将主机连接速度提升高达2.7倍。

连接CXL记忆体扩展模组可提供比单独使用LPDDR5X记忆体多达2.7倍的总频宽。因此，第二代Versal Premium系列使多个加速器实现可扩展的记忆体池化和的扩展，进而最佳化记忆体利用率并增加频宽和容量。

透过为多个元件动态分配记忆体池，第2代Versal Premium系列自行调适SoC旨在改善多头单逻辑元件(Multi-Headed Single Logic Device, MH-SLD)中的记忆体利用率，使其无需使用Fabric或交换机即可执行，同时支援最多两个CXL主机。

加强资料安全性

第二代Versal Premium系列同时也搭载更强大的安全功能，为资料传输或储存时提供更完善的保护能力。第二代Versal Premium是业界首款在硬体IP中支援整合PCIe完整性和数据加密(IDE)的FPGA元件。硬体DDR记忆体控制器内建的内联加密功能可助力保护静态资料，而400G高速加密引擎则能协助元件以高达2倍的线速保护使用者资料，从而实现更快速的安全资料交易^注7。

第二代Versal Premium系列开发工具预计将於2025年第2季提供，随後於2026年初提供晶片样品。预计将於2026年下半年开始量产出货。